• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明的一實施方式中，具有橫向擴散的金屬氧化物半導體（LDMOS）結構的一次性可編程（OTP）器件包括：包括傳輸閘極和傳輸閘電介質的傳輸閘；和包括編程閘極和編程閘電介質的編程閘。所述編程閘通過所述金屬氧化物半導體結構的汲極延展區域而與所述傳輸閘隔離。當對所述編程閘極施加用於破裂所述編程閘電介質的編程電壓時所述金屬氧化物半導體結構對所述傳輸閘提供保護。還提供了一種製造這種一次性可編程器件的方法，包括：形成汲極延展區域；在所述汲極延展區域的第一部分上方製造傳輸閘；和在所述汲極延展區域的第二部分上方製造編程閘。
    公开号:TW201324691A
    申请号:TW101133331
    申请日:2012-09-12
    公开日:2013-06-16
    发明作者:Akira Ito；Xiang-Dong Chen
    申请人:Broadcom Corp；
    IPC主号:H01L29-00
    专利说明:
    具有金屬氧化物半導體結構的一次性可編程器件及其製造方法
    本發明總體上涉及半導體領域。更具體地，本發明涉及一次性可編程(one-time programmable)半導體器件的領域。
    在整個半導體工業中使用一次性可編程(OTP)器件以便可進行積體電路(IC)中的後製造(post-fabrication)設計的變化。例如，在後製造功能性試驗之後但是在銷售給消費者之前，半導體器件製造商可以編程一套(一個網絡，network)嵌入到特定半導體管芯(die，或稱為裸晶)中的OTP器件以提供對這種特定管芯(裸晶)編碼的永久序列號。在其他情況下，可以對單一OTP器件進行編程以在製造後的任意時間，包括在銷售給消費者(用戶)之後，使得積體電路的一部分永久可用或不可用。儘管這種功能的需求非常大，但是，例如，傳統OTP元件(OTP器件的可編程之構成部分)可能比期望的大或者可能在針對傳統的電晶體製造所需要的製造步驟之外還需要多個另外的製造步驟，從而使得傳統OTP器件的製造和嵌入比較昂貴。
    一種傳統嵌入式OTP器件可以使用所謂的分離通道(split-channel)方法來製造，其中將非典型的金屬氧化物半導體場效應電晶體(MOSFET)製造方法用於形成包括具有兩種不同的閘電介質厚度的單通道界面的閘結構。可以使閘電介質的薄部(OTP元件)破壞性地損壞並形成從閘到通道的導電通路，從而將傳統OTP器件轉換為“已編程”狀態。然而，這種方法具有相對高的獲得具有已編程狀態的器件的傾向，其中殘餘的厚的閘結構因編程期間附隨的損害而顯示相對高的漏電流。另外，這種方法傾向於使得具有相對不良地被區分的已編程狀態和未編程狀態(如通過一感測電路所看到者)與高漏電流統計學的組合的器件需要相對高電壓的感測電路以可靠地讀出已編程和未編程狀態。這些缺點的減輕會需要用於高電壓感測電路和/或用於例如會涉及製造成本的不期望增加的冗餘技術的另外的管芯(裸晶)空間。
    因此，需要通過提供可靠的OTP器件來解決本領域中的缺點和缺陷，所述OTP器件相對於編程期間的損傷是強固的(robust)，又能夠使用現有的MOSFET製造方法步驟來製造。
    參考至少一幅附圖來大體上顯示和/或描述，並在以下描述中更完全地闡明具有橫向擴散的金屬氧化物半導體(LDMOS)結構的一次性可編程(OTP)器件及相關方法。
    在一個方面，本發明提供了一種具有橫向擴散的金屬氧化物半導體(LDMOS)結構的一次性可編程(OTP)器件，所述一次性可編程器件包括：包括傳輸閘極和傳輸閘電介質的傳輸閘；包括編程閘極和編程閘電介質的編程閘，所述編程閘通過所述金屬氧化物半導體結構的汲極延展區域而與所述傳輸閘隔離；當對所述編程閘極施加用於破裂所述編程閘電介質的編程電壓時所述金屬氧化物半導體結構對所述傳輸閘提供保護。
    優選地，根據本發明的一次性可編程器件，其中所述傳輸閘和所述編程閘同時製造。
    優選地，根據本發明的一次性可編程器件，其中所述傳輸閘電介質和所述編程閘電介質包含相同的介電材料。
    優選地，根據本發明的一次性可編程器件，其中所述編程閘極和所述傳輸閘極包含相同的導電材料。
    優選地，根據本發明的一次性可編程器件，其中在施加所述編程電壓之後，所述編程閘極與所述汲極延展區域形成肖特基(Schottky)接觸。
    優選地，根據本發明的一次性可編程器件，其中所述OTP器件是n-通道金屬氧化物半導體(NMOS)器件。
    優選地，根據本發明的一次性可編程器件，其中所述OTP器件是p-通道金屬氧化物半導體(PMOS)器件。
    優選地，根據本發明的一次性可編程器件，其中所述編程閘極由閘極金屬形成且所述編程閘極電介質包含高-κ電介質。
    優選地，根據本發明的一次性可編程器件，還包括位於所述傳輸閘和所述編程閘之間的隔離主體。
    優選地，根據本發明的一次性可編程器件，其中所述隔離主體包括淺溝槽隔離(STI)。
    另一方面，本發明還提供了一種用於製造具有橫向擴散的金屬氧化物半導體(LDMOS)結構的一次性可編程器件的方法，所述方法包括：形成所述金屬氧化物半導體結構的汲極延展區域；在所述汲極延展區域的第一部分上方製造包括傳輸閘極和傳輸閘電介質的傳輸閘；在所述汲極延展區域的第二部分上方製造包括編程閘極和編程閘電介質的編程閘；當對所述編程閘極施加用於破裂所述編程閘電介質的編程電壓時所述金屬氧化物半導體結構對所述傳輸閘提供保護。
    優選地，根據本發明的方法，其中所述傳輸閘和所述編程閘同時製造。
    優選地，根據本發明的方法，其中所述傳輸閘電介質和所述編程閘電介質由相同的介電材料形成。
    優選地，根據本發明的方法，其中所述編程閘極和所述傳輸閘極由相同的導電材料形成。
    優選地，根據本發明的方法，其中在施加所述編程電壓之後，所述編程閘極被構造為與所述汲極延展區域形成肖特基接觸。
    優選地，根據本發明的方法，其中所述編程閘極由閘極金屬形成且所述編程閘電介質包含高-κ電介質。
    優選地，根據本發明的方法，其中所述一次性可編程器件是n-通道金屬氧化物半導體(NMOS)器件。
    優選地，根據本發明的方法，其中所述一次性可編程器件是p-通道金屬氧化物半導體(PMOS)器件。
    優選地，根據本發明的方法，還包括在所述傳輸閘和所述編程閘之間形成隔離主體。
    優選地，根據本發明的方法，其中在所述傳輸閘和所述編程閘之間形成所述隔離主體包括：在所述傳輸閘和所述編程閘之間形成淺溝槽隔離(STI)。
    本發明涉及具有橫向擴散的金屬氧化物半導體(LDMOS)結構的一次性可編程(OTP)器件及相關方法。下列描述包括與本發明的實施相關的具體信息。本領域的技術人員應理解，本發明可以以與本申請中具體公開的內容不同的方式實施。而且，本發明的一些具體細節未進行討論以避免使得本發明不清楚。
    本申請中的附圖及它們的詳細描述僅涉及本發明的例示性實施方式。為了保持簡潔，本發明的其他實施方式在本申請中未具體描述且未通過本附圖進行具體說明。應理解，除非另有說明，否則，圖中相同或對應的元件可以通過相同或對應的標號來指示。而且，本申請中的附圖和圖解通常不是按比例作成的，且不旨在對應於實際的相對尺寸。
    圖1示出了根據本發明一個實施方式的具有金屬氧化物半導體結構101的一次性可編程器件100的橫截面圖，所述一次性可編程器件100能夠解決與現有技術相關的缺點和缺陷。在圖1中以n-通道金屬氧化物半導體(NMOS)器件表示的一次性可編程器件100可以在P型半導體主體102中製造，所述P型半導體主體102可包括IV族半導體晶圓(wafer)或管芯(裸晶，die)的一部分，例如包含矽或鍺的裸晶或管芯的一部分。半導體主體102可包括N型汲極延展區域104，高摻雜的N+汲極區106，和高摻雜的N+源極區108。如圖1中所示，一次性可編程器件100可包含：包括傳輸閘極122和傳輸閘電介質124的傳輸閘(pass gate)120、以及包括編程閘極132和編程閘電介質134的編程閘130。如圖1中進一步示出的，傳輸閘120形成在半導體主體的通道區110上方，而編程閘130通過汲極延展區域104的一部分而與傳輸閘120隔開。圖1中還示出了在高摻雜的源極區108上方形成的位元線接觸116和在傳輸閘120上方形成的字線接觸126。
    至少部分由於金屬氧化物半導體結構101的採用，一次性可編程器件100被構造成具有增強的編程可靠性，並同時在對編程閘極132施加用於破裂編程閘電介質134的編程電壓時對傳輸閘120提供保護。另外，編程閘130可以使用高-κ金屬閘極方法來製造，使得在編程之後，在編程閘極132和汲極延展區域104之間形成肖特基接觸(Schottky contact)，從而使得能夠以正向偏壓狀態更好地導電。而且，因為可以使用許多互補金屬氧化物半導體(CMOS)鑄造(foundry)流程例如高-κ金屬閘極CMOS製程流程中目前包括的處理步驟來進行一次性可編程器件100的製造，所以例如，一次性可編程器件100可以與傳統CMOS器件一起製造，並可以例如在半導體晶圓或管芯(裸晶)上製造的積體電路(IC)中以CMOS邏輯單體地積體化。
    應注意，圖1中示出的具體特徵作為本發明原理的實例性實施方式的一部分而提供，且以這種特徵示出以助於使得概念清晰。因為強調概念清晰，所以重申，圖1以及圖2和圖4中繪出的結構和特徵不是按比例繪製的。此外，應注意，歸屬於其特徵的具體細節例如由一次性可編程器件100表示的半導體器件的種類、其總體佈局、其通道導電類型和具體尺寸僅作為實例而提供，且不應被理解為是限制性的。例如，儘管圖1中示出的實施方式賦予一次性可編程器件100在特徵上被視為NMOS器件，但是更一般地，根據本發明原理的一次性可編程器件可包括n-通道或者p-通道MOSFET，因此可以作為PMOS器件來實施，以及在圖1中，具體示出了實例NMOS器件作為一次性可編程器件100。
    將結合圖2和圖3進一步描述具有金屬氧化物半導體結構101的一次性可編程器件100的一些特徵和優點。圖2示出了表示用於製造具有金屬氧化物半導體結構的一次性可編程器件的方法的一個實施方式的流程圖200，而圖3示出了根據本發明一個實施方式的編程後的對應於圖1中的一次性可編程器件100的一次性可編程器件300。關於圖2中的流程圖200，應注意，流程圖200的對於本領域技術人員顯而易見的某些細節和特徵已經省略。例如，如本領域中已知的，一個步驟可包括一個或多個子步驟或者可涉及專門的設備或材料。儘管流程圖200中示出的步驟210至240足以描述本發明的一個實施方式，但是本發明的其他實施方式可利用與流程圖200中示出的步驟不同的步驟，或者可包括更多或更少的步驟。
    參考圖2中的步驟210和圖1中的一次性可編程器件100，流程圖200的步驟210包括形成金屬氧化物半導體結構101的汲極延展區域104。在一個實施方式中，步驟210可對應於注入汲極延展區域104，其係將摻雜劑逆行注入(retrograde implant)到半導體主體102中而達成。如前所述，在一些實施方式中，流程圖200的製造方法可以使用現有的CMOS製造流程而實施。例如，在一個實施方式中，可以在晶圓上製造具有金屬氧化物半導體結構101的一次性可編程器件100並同時經歷CMOS邏輯製造。因此，在這種實施方式中，步驟210可對應於通過進行Core Well注入或IO Well注入程序之一而注入汲極延展區域，如本領域中已知的。
    轉到圖2中的步驟220並繼續參考圖1中的一次性可編程器件100，流程圖200的步驟220包括製造傳輸閘120，其包括汲極延展區域104的第一部分上方的傳輸閘極122和傳輸閘電介質124。如圖1中所示，包括傳輸閘極122和傳輸閘電介質124的傳輸閘120位於通道區110以及設置在通道區110和高摻雜的汲極區106之間的汲極延展區域104的第一部分上方。傳輸閘電介質124可以為例如高介電常數(高-κ)閘介電層(例如可用于形成NMOS或者PMOS閘電介質的高-κ介電層)。在這種實施方式中，高-κ傳輸閘極電介質124可包含例如金屬氧化物如氧化鉿(HfO2)，氧化鋯(ZrO2)等。當作為高-κ電介質實施時，傳輸閘電介質124可以例如通過如下而形成：通過利用例如物理氣相沉積(PVD)方法、化學氣相沉積(CVD)方法或其他合適方法如原子層沉積(ALD)或分子束外延(MBE)，在半導體主體102上沉積高-κ介電材料如HfO2或者ZrO2。
    傳輸閘極122可包含閘極金屬。例如，在如圖1中所示一次性可編程器件100以NMOS器件實施的實施方式中，傳輸閘極122可以由適合用於NMOS器件中的任意閘極金屬諸如例如鉭(Ta)、氮化鉭(TaN)、或氮化鈦(TiN)形成。而且，在其中一次性可編程器件100以PMOS器件實施的實施方式中，傳輸閘極122可以由適合用於PMOS器件的任意閘極金屬諸如例如鉬(Mo)、釕(Ru)或碳氮化鉭(tantalum carbide nitride，TaCN)形成。設置在傳輸閘電介質124上方以製造傳輸閘極122的閘極金屬例如可以使用PVD、CVD、ALD或MBE中的任意方法來製造。
    繼續轉到圖2中的步驟230，流程圖200的步驟230包括製造編程閘130，所述編程閘130包括汲極延展區域104的第二部分上方的編程閘極132和編程閘電介質134。如圖1中所示，包括編程閘極132和編程閘電介質134的編程閘130不鄰接傳輸閘120，而是與在與其上方設置傳輸閘120的汲極延展區域104的第一部分間隔開的汲極延展區域104的第二部分上方的傳輸閘120相鄰。
    根據一個實施方式，傳輸閘120和編程閘130可以基本上同時製造。即，流程圖200的步驟220和230可以同時進行。而且，傳輸閘120和編程閘130可以使用基本上相同的材料來形成。換句話說，傳輸閘電介質124和編程閘電介質134可包含相同的介電材料例如相同的高-κ介電材料，同時傳輸閘極122和編程閘極132可包含相同的導電材料例如相同的閘極金屬。因此，與步驟220中製造傳輸閘120的情況相同，編程閘130的製造可以使用高-κ電介質作為編程閘電介質134例如HfO2或者ZrO2，且可以使用包含例如Ta、TaN、TiN、Mo、Ru或TaCN的金屬閘極以實施編程閘極132。而且，與傳輸閘120一樣，編程閘130可以使用任意合適的方法諸如例如PVD、CVD、ALD或MBE來形成。
    轉到圖2中的步驟240，流程圖200的步驟240包括對編程閘極132施加編程電壓以破裂編程閘電介質134。對圖1中的一次性可編程器件100進行流程圖200的步驟240的結果示於圖3中，圖3示出了具有金屬氧化物半導體結構301的一次性可編程器件300的橫截面圖。
    一次性可編程器件300被示出在P型半導體主體302中包括N型汲極延展區域304，高摻雜的N+汲極區306，高摻雜的N+源極區308和通道區310。如圖3中所示，一次性可編程器件300還包括傳輸閘320和編程閘350，所述傳輸閘320包括傳輸閘極322和傳輸閘電介質324，且所述編程閘330包括編程閘極332和編程閘電介質334。在半導體主體302中形成且包括傳輸閘320和編程閘330的一次性可編程器件300對應於如圖3中的通過編程閘電介質334的破裂336所示的一次性可編程器件100，其在圖1中在對編程閘極132施加編程電壓後形成在半導體主體102中且包括傳輸閘120和編程閘130。圖3中還示出了位元線接觸316和字線接觸326，其分別對應於圖1中的位元線接觸116和字線接觸126。
    流程圖200的步驟240可以通過例如對編程閘極332施加相對高的電壓如大約5V編程電壓以在編程閘電介質334中製造一個或多個針孔型破裂336來進行。在編程閘極332由閘極金屬形成的實施方式例如以上討論的實施方式中，步驟240產生了與汲極延展區域304形成肖特基接觸的編程閘極332。然而，由於由金屬氧化物半導體結構301引起的傳輸閘320與編程閘330的相對電壓分離，因此傳輸閘電介質324會保持基本上不受造成通過編程閘電介質334的針孔型破裂336的編程電壓的施加所影響。
    現在參考圖4，圖4示出了根據本發明另一個實施方式的具有金屬氧化物半導體結構401的一次性可編程器件400的橫截面圖。一次性可編程器件400在P型半導體主體402中包括N型汲極延展區域404，高摻雜的N+源極區408和通道區410。如圖4中所示，一次性可編程器件400還包括傳輸閘420和編程閘430，所述傳輸閘420包括傳輸閘極422和傳輸閘電介質424，且所述編程閘430包括編程閘極432和編程閘電介質434，通過所述編程閘極電介質434形成了針孔型破裂436。在半導體主體402中形成且包括傳輸閘420和包括破裂436的編程閘430的一次性可編程器件400對應於圖3中的在半導體主體302中形成且包括傳輸閘320和包括破裂336的編程閘330的一次性可編程器件300。從圖4中可以進一步看出，當使用高-κ金屬閘極方法來製造編程閘430時，通過編程閘電介質434的破裂436導致N型汲極延展區域404與編程閘極432為肖特基接觸。另外，圖4示出了位元線接觸416和字線接觸426，其分別對應於圖3中的位元線接觸316和字線接觸326。
    圖4中還示出了傳輸閘420和編程閘430之間的隔離主體418，在前述圖中無類似物。隔離主體418可包括淺溝槽隔離(STI)結構諸如例如由二氧化矽(SiO2)形成的STI結構，且可以根據已知的CMOS製造步驟來形成。根據圖4中所示的實施方式，隔離主體418可以作為金屬氧化物半導體結構401的一部分來實施以在對編程閘極432施加用於製造破裂436的編程電壓時對傳輸閘420提供另外的保護。
    因此，根據本發明的結構和方法使得相對於傳統技術具有幾個優點。例如，通過採用金屬氧化物半導體結構，本申請公開的一次性可編程器件的實施方式被構造為可承受比其他情況更高的編程電壓，從而使得編程更可靠，同時對一次性可編程器件的傳輸閘部分有利地提供增強的保護。另外，公開的一次性可編程器件的實施方式的編程閘可以使用高-κ金屬閘極方法來製造，使得在編程之後，在一次性可編程器件的編程閘極和汲極區之間形成肖特基接觸，從而使得能夠以正向偏壓狀態更好地導電。而且，與這種方法有關的優點可以使用現有的高-κ金屬閘極CMOS製造流程來實現，從而使得高電壓器件與常見IC上的CMOS核芯(CMOS core)和IO器件的積體化有效且經濟。結果，本發明提高了設計靈活性而未對建立的半導體器件的製造方法增加成本或複雜性。
    從本發明的上述描述顯而易見的是，在不背離其範圍的情況下可以將各種技術用於實施本發明的概念(構思)。而且，儘管已經參考特定實施方式對本發明進行了描述，但是本領域的技術人員應理解，可以以不背離本發明主旨和範圍的形式和細節進行變化。因此，認為所述實施方式在所有方面都是例示性和非限制性的。還應理解，本發明不限於本文中所描述的特定實施方式，而是能夠在不背離本發明範圍的情況下進行許多重排、修改和替代。
    100、300、400‧‧‧一次性可編程器件
    101、301、401‧‧‧金屬氧化物半導體結構
    102、302、402‧‧‧半導體主體
    104、304、404‧‧‧汲極延展區域
    106、306‧‧‧N+汲極區
    108、308、408‧‧‧N+源極區
    110、310、410‧‧‧通道區
    116、316、416‧‧‧位元線接觸
    120、320、420‧‧‧傳輸閘
    122、322、422‧‧‧傳輸閘極
    124、324、424‧‧‧傳輸閘電介質
    126、326、426‧‧‧字線接觸
    130、330、430‧‧‧編程閘
    132、332、432‧‧‧編程閘極
    134、334、434‧‧‧編程閘電介質
    336、436‧‧‧破裂
    418‧‧‧隔離主體
    圖1示出了根據本發明一個實施方式的編程之前的具有橫向擴散的金屬氧化物半導體(LDMOS)結構的一次性可編程(OTP)器件。
    圖2是示出根據本發明一個實施方式的製造具有金屬氧化物半導體結構的一次性可編程器件的方法的流程圖。
    圖3示出了根據本發明一個實施方式的在施加編程電壓之後的圖1的一次性可編程器件。
    圖4示出了根據本發明另一個實施方式的具有金屬氧化物半導體結構的一次性可編程器件。
    100‧‧‧一次性可編程器件
    101‧‧‧金屬氧化物半導體結構
    102‧‧‧半導體主體
    104‧‧‧汲極延展區域
    106‧‧‧N+汲極區
    108‧‧‧N+源極區
    110‧‧‧通道區
    116‧‧‧位元線接觸
    120‧‧‧傳輸閘
    122‧‧‧傳輸閘極
    124‧‧‧傳輸閘電介質
    126‧‧‧字線接觸
    130‧‧‧編程閘
    132‧‧‧編程閘極
    134‧‧‧編程閘電介質
    权利要求:
    Claims (10)
    [1] 一種具有橫向擴散的金屬氧化物半導體結構的一次性可編程器件，所述一次性可編程器件包括：包括傳輸閘極和傳輸閘電介質的傳輸閘；包括編程閘極和編程閘電介質的編程閘，所述編程閘通過所述金屬氧化物半導體結構的汲極延展區域而與所述傳輸閘隔離；當對所述編程閘極施加用於破裂所述編程閘電介質的編程電壓時所述金屬氧化物半導體結構對所述傳輸閘提供保護。
    [2] 如申請專利範圍第1項所述之一次性可編程器件，其中在施加所述編程電壓之後，所述編程閘極與所述汲極延展區域形成肖特基接觸。
    [3] 如申請專利範圍第1項所述之一次性可編程器件，其中所述一次性可編程器件是n-通道金屬氧化物半導體(NMOS)器件。
    [4] 如申請專利範圍第1項所述之一次性可編程器件，其中所述一次性可編程器件是p-通道金屬氧化物半導體(PMOS)器件。
    [5] 如申請專利範圍第1項所述之一次性可編程器件，其中所述編程閘極由閘極金屬形成且所述編程閘電介質包含高-κ電介質。
    [6] 如申請專利範圍第1項所述之一次性可編程器件，還包括：在所述傳輸閘和所述編程閘之間的隔離主體。
    [7] 如申請專利範圍第6項所述之一次性可編程器件，其中所述隔離主體包括淺溝槽隔離(STI)。
    [8] 一種用於製造具有橫向擴散的金屬氧化物半導體結構之一次性可編程器件的方法，所述方法包括：形成所述金屬氧化物半導體結構的汲極延展區域；在所述汲極延展區域的第一部分上方製造包括傳輸閘極和傳輸閘電介質的傳輸閘；在所述汲極延展區域的第二部分上方製造包括編程閘極和編程閘電介質的編程閘；當對所述編程閘極施加用於破裂所述編程閘電介質的編程電壓時所述金屬氧化物半導體結構對所述傳輸閘提供保護。
    [9] 如申請專利範圍第8項所述之用於製造具有橫向擴散的金屬氧化物半導體結構之一次性可編程器件的方法，其中在施加所述編程電壓之後，所述編程閘極被構造為與所述汲極延展區域形成肖特基接觸。
    [10] 如申請專利範圍第8項所述之用於製造具有橫向擴散的金屬氧化物半導體結構之一次性可編程器件的方法，其中所述編程閘極由閘極金屬形成且所述編程閘電介質包含高-κ電介質。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8923070B2|2014-12-30|FinFET based one-time programmable device
    US9799751B1|2017-10-24|Methods of forming a gate structure on a vertical transistor device
    TWI493555B|2015-07-21|電子系統、反熔絲記憶體元件及其提供方法
    CN103137554B|2016-07-06|形成半导体装置的方法
    TWI508251B|2015-11-11|包括具有提升之程式化效率性之電子熔絲的半導體裝置及其形成的方法
    EP2923377B1|2019-06-12|Integrated circuit device and method for making same
    US8178944B2|2012-05-15|Method for forming a one-time programmable metal fuse and related structure
    TW201901810A|2019-01-01|半導體元件及其製作方法
    US9536836B2|2017-01-03|MIS | contact structures for semiconductor devices
    US20120286367A1|2012-11-15|One-Time Programmable Semiconductor Device
    US8470645B2|2013-06-25|Method for manufacturing an antifuse memory cell
    US8937357B2|2015-01-20|One-time programmable semiconductor device
    TWI499007B|2015-09-01|具有橫向擴散的金屬氧化物半導體結構的一次性可編程器件及其製造方法
    TWI508296B|2015-11-11|形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
    TWI628781B|2018-07-01|在半導體技術中用於抑制金屬閘極間的交叉擴散的方法和設備
    US20130175613A1|2013-07-11|Semiconductor Device with a Lightly Doped Gate
    US20130234138A1|2013-09-12|Electrical test structure for determining loss of high-k dielectric material and/or metal gate material
    US9276004B2|2016-03-01|ROM arrays having memory cell transistors programmed using metal gates
    同族专利:
    公开号 | 公开日
    TWI499007B|2015-09-01|
    US8969957B2|2015-03-03|
    CN103035647B|2016-12-07|
    US20130302960A1|2013-11-14|
    US8493767B2|2013-07-23|
    EP2579310A3|2013-09-04|
    US8932912B2|2015-01-13|
    CN103035647A|2013-04-10|
    US20130082325A1|2013-04-04|
    US20130299904A1|2013-11-14|
    EP2579310A2|2013-04-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5909049A|1997-02-11|1999-06-01|Actel Corporation|Antifuse programmed PROM cell|
    US8264039B2|2004-04-26|2012-09-11|Synopsys, Inc.|High-voltage LDMOSFET and applications therefor in standard CMOS|
    US7795094B2|2004-09-02|2010-09-14|Micron Technology, Inc.|Recessed gate dielectric antifuse|
    US7553704B2|2005-06-28|2009-06-30|Freescale Semiconductor, Inc.|Antifuse element and method of manufacture|
    US20080296701A1|2007-05-29|2008-12-04|Ememory Technology Inc.|One-time programmable read-only memory|
    KR100979098B1|2008-06-20|2010-08-31|주식회사 동부하이텍|반도체 소자 및 이를 위한 ｏｔｐ 셀 형성 방법|
    US8178944B2|2009-06-22|2012-05-15|Broadcom Corporation|Method for forming a one-time programmable metal fuse and related structure|CN104600073B|2013-10-30|2017-06-06|上海华虹宏力半导体制造有限公司|Otp器件及制造方法|
    法律状态:
    2018-06-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/252,880|US8493767B2|2011-10-04|2011-10-04|One-time programmable device having an LDMOS structure|
    [返回顶部]